Программируемый микропроцессор Atmel AT89C2051 24PU

T89C2051 - 8-bitowy mikroprocesor CMOS o wysokiej wydajności.

Posiada 2 Kb programowalnej i kasowalnej pamięci Flash tylko do odczytu (PEROM). W urządzeniu zastosowano nieulotną technologię pamięci Atmel o dużej mocy i jest kompatybilne ze standardowym zestawem instrukcji MCS-51.

Łączenie 8-bitowego procesora z pamięcią Flash w monolitycznym układzie, Atmel  AT89C2051 daje moc pełnego mikrokomputera, który zapewnia bezpieczne rozwiązanie dla wielu zastosowań.

AT89C2051 zawiera podstawowe funkcje:  2Kb pamięci Flash, 128 bajtów pamięci RAM, 15 linii we / wy, dwa 16-bitowe zegary, 2 K bajtowa pięciowektorowa, dwupoziomowa architektura przerwań, pełny port szeregowy dupleks.

Zastosowano komparator analogowy, oscylator pokładowy i obwody zegarowe. Dodatkowo AT89C2051 został zaprojektowany z logiką statyczną do operacji na częstotliwości zerowej i obsługuje dwie funkcje oszczędzania energii:

• Tryb bezczynności zatrzymuje procesor, jednocześnie umożliwiając dostęp do pamięci RAM, zegara, szeregu systemu portu i przerwań, aby nadal działały.
• Tryb wyłączania zapisuje zawartość pamięci RAM, ale zawiesza oscylator, wyłączając wszystkie inne funkcje konfiguracji do resetowania sprzętu.

Grafiki obrazowo przedstawiają cechy oferowanego produktu.

Cechy produktu:

• Kompatybilny z produktami MCS®-51

• 2 K bajty programowalnej pamięci Flash

– Wytrzymałość: 10 000 cykli zapisu/kasowania

• Zakres roboczy napięcia od 2,7 V do 6 V

• Praca w pełni statyczna: 0 Hz do 24 MHz

• Dwupoziomowa blokada pamięci programu

• 128 x 8-bitowa wewnętrzna pamięć RAM

• 15 programowalnych linii we/wy

• Dwa 16-bitowe timery/liczniki

• Sześć źródeł przerwań

• Programowalny kanał szeregowy UART

• Bezpośrednie wyjścia zasilania wyświetlaczy LED

• Wbudowany komparator analogowy

• Tryby bezczynności i wyłączenia o niskim poborze mocy

Po dokładniejsze informacje (microchip-at89c205124pu-datasheets-5701.pdf) zapraszam do pobrania pliku na dole oferty.

Jedna z grafik przedstawia przykładowy schemat zastosowania procesora do budowy zegara czasu rzeczywistego.